Схема контроля заряда АКБ/Конденсаторов
Оглавление
Схема
Минимальная схема контроля заряда аккумулятора и конденсатора.
Файлы проекта
Cхема контроля заряда аккумулятора или конденсатора может быть изготовлена самостоятельно по инструкциям по сборке, или куплена. Эмуляция работы схемы в ltspice и файлы проекта Altium последней версии доступны для загрузки по представленным ссылкам. Так же доступны гербер файлы для размещения заказа.
Предыдущая версия файла проекта в DipTrace доступна для загрузки по представленной ссылке.
Описание работы
Как только напряжение заряда аккумулятора или конденсатора достигнет заданного значения, источник питания отключается и формируется сигнал прямоугольной формы для подключения нагрузки. После того как конденсатор или аккумулятор будет разряжен до установленного значения, циклически подключается источник питания. Значение заряда, до которого будут заряжены устройства, должно быть выше границы разряда конденсатора или аккумулятора.
Напряжение источника питания поступает на вход делителя — резисторы R5 и VR2. Переменным резистором VR2 выполняется настройка выходного напряжения делителя. Далее сигнал поступает на вход повторителя на операционном усилителе OPA607QDBVRQ1. Ряд моделей усилителей перестают работать при превышении входным сигналом некоторого порогового уровня, поэтому следует контролировать наличие сигнала на выходе операционного усилителя, изменяя уровень сигнала на его входе от минимума к максимуму.
Компаратор TLV3502AID представляет детектор окна верхней и нижней границ срабатывания. Компаратор выдаёт высокий уровень сигнала, если напряжение на входе выходит из допустимого диапазона напряжений — между верхней и нижней границами. Порог срабатывания компаратора, нижняя и верхняя граница напряжения устанавливается переменными резисторами VR1 и VR3.
Высокая скорость срабатывания компаратора TLV3502AID (4.5 ns) создаёт проблему дребезга — последовательность колебаний высокой частоты на выходе компаратора в момент перехода уровня сигнала через напряжение срабатывания. Для гистерезиса использован D-триггер, который формирует положительный уровень по переднему фронту любого из импульсов на входе CLK. Нижняя граница напряжения — задний фронт, формирует сигнал сброса D-триггера.
В зависимости от входного напряжения выход компаратора может находиться в высоком либо низком уровне. Очевидно, что выход D-триггера должен соответствовать уровню на выходе компаратора, но при наличии помех это не всегда справедливо. Данную проблему решают генераторы импульсов на логических элементах. Высокий уровень D-триггера обеспечивает генератор на элементах U2/U3, контроль запуска генератора и его отключение при смене уровня — элемент U1. Низкий уровень D-триггера обеспечивает запуск генератора U5/U6, контроль запуска генератора сброса и его отключение после смены уровня D-триггера выполняет элемент U7.
Чтобы предотвратить сквозные токи при работе силовых транзисторов, ответственных за заряд и разряд конденсатора на нагрузку, в схеме реализована возможность задержки переднего фронта включения соответствующего транзистора U12/U11 и U14/U13. Длительность задержки определяет ёмкость конденсатора С17 и С20. 10nF даёт возможность задержки от десятков наносекунд до одной микросекунды. Регулируют время задержки переменные резисторы VR4 и VR5.
Выход логических элементов не всегда достаточен для управления силовыми устройствами, например, включение электромагнитных реле. Поэтому в схему добавлена возможность подачи сигнала с выхода логических элементов на затвор MOSFET транзисторов и подключения внешнего источника питания, отличного от пяти вольт.
